# FPGA实现PWM-PDM信号输出

**Repository Path**: xiaowuzxc/pwm-fpdm-pdm

## Basic Information

- **Project Name**: FPGA实现PWM-PDM信号输出
- **Description**: 使用Verilog实现PWM调制，伪PDM调制(计数器反转)，Sigma-Delta调制PDM
- **Primary Language**: Verilog
- **License**: MIT
- **Default Branch**: master
- **Homepage**: None
- **GVP Project**: No

## Statistics

- **Stars**: 4
- **Forks**: 0
- **Created**: 2022-12-13
- **Last Updated**: 2025-06-05

## Categories & Tags

**Categories**: Uncategorized

**Tags**: None

## README

# FPGA实现PWM-PDM信号输出

## 简介
PWM(脉冲宽度调制)是PDM(脉冲密度调制)的一种特殊情况，PWM会带有更多的低频谐波  
这里使用三种方式实现脉冲密度调制  
- 计数器+比较器输出PWM
- 反转计数器+比较器输出伪PDM

## 仿真
打开`/RTL/tb/make.bat`  
需要iverilog  

## 参考资料
陈建军,李磊,赵红伟,刘凯丽,赵丽.基于PDM的LED背光调亮技术研究[J].光电子技术,2020,40(01):57-62.DOI:10.19453/j.cnki.1005-488x.2020.01.011.  
https://github.com/Elrori/Delta-sigma-ADC-verilog   
http://zipcpu.com/dsp/2017/09/04/pwm-reinvention.html?_ga=2.251873548.464515495.1565570322-921686692.1565570322